ВСТРАИВАЕМЫЕ ИНФОРМАЦИОННЫЕ СИСТЕМЫ С ЗАЩИТОЙ ИНФОРМАЦИИ НА ПЛИС XILINX Алюшин А.В.,Алюшин С.А.,Архангельский В.Г.

НИЯУ МИФИ


Номер: 12-1
Год: 2016
Страницы: 83-87
Журнал: Актуальные проблемы гуманитарных и естественных наук

Ключевые слова

ПЛИС, защита информации, проектирование реконфигурируемых систем, FPGA, Information Assurance, Reusable and Reliable design flows

Просмотр статьи

⛔️ (обновите страницу, если статья не отобразилась)

Аннотация к статье

Рассмотрены вопросы защиты информации во встраиваемых информационных системах на основе ПЛИС XILINX.

Текст научной статьи

Физическая и электрическая изоляция функциональных модулей в электронных системах является одним из основных требований для защиты информации, повышения отказоустойчивости и безопасности обработки информации [1 - 3]. Например, системы с криптографической защитой информации характеризуются также и высокой отказоустойчивостью. Отказ любой части системы должен быть идентифицирован и не приводить к нарушению криптографической защиты. Данное требование приобретает особое значение во встраиваемых информационных системах на основе отдельных ПЛИС. Современные ПЛИС XILINX 5-7 серий [4] предоставляют разработчику электронной аппаратуры возможность эффективной изоляции функциональных модулей внутри интегральной схемы, например, при реализации: - модульного резервирования; - многоядерных систем; - сторожевых таймеров и схем “heartbeat” для периодического отслеживания состояния системы; - иерархичных модулей с различной степенью безопасности; - вспомогательных функций с возможностью их дальнейшего удаления. На рисунке 1 представлено стандартное VHDL описание проекта интеллектуальной нейроподобной информационной системы на основе иерархичной структуры функций. Рис. 1. Иерархичная структура проекта на ПЛИС IDF (Isolation Design Flow) процесс проектирования ПЛИС XILINX [1] требует от разработчика больших временных затрат на топологическое проектирования ПЛИС на основе разделов по сравнению со стандартным процессом проектирования: - используемые функции должны быть изолированы; - каждая изолированная функция (совокупность логических элементов, осуществляющих определенную операцию) должна быть в своем логическом разделе и иметь свой уровень иерархии; - в каждом логическом разделе может размещаться только один экземпляр функции; - каждый логический раздел реализуется в физическом разделе; - физические разделы должны быть отделены друг от друга изолирующим зазором из неиспользуемых элементов ПЛИС; - блоки ввода-вывода должны быть выведены или использованы внутри изолированных разделов; - использованием всех трассировочных возможностей ПЛИС, доступных внутри изолированных разделов; - связь изолированных разделов между собой осуществляется за счет специальной трассировки внутри ПЛИС с повышенной надежностью или с использованием трассировки печатной платы вне ПЛИС. Трассировка с повышенной надежностью характеризуется: - отсутствием любых контактов в изолирующем зазоре; - отсутствие программируемых точек соединения (PIP - Programmable Interconnect Point) как в изолирующем зазоре, так и в изолированном разделе; - отсутствием сквозной трассировки через раздел без буферирования; - прямым соединением каждого выходного порта одного изолированного раздела только с одним входным портом другого изолированного раздела; - разветвлением выходного сигнала в изолированном разделе за счет использования необходимого количества независимых выходных портов со своими буферными элементами. В качестве буферных используются элементы распределенных функционально-логических блоков SLICE-Lx. На рисунке 2 представлена топология ПЛИС с выделенными функциями при различной ширине E изолирующего зазора. Распределение ресурсов ПЛИС по выделенным разделам проекта осуществляется в соответствии со следующими подходами: - итерационное распределение ресурсов ПЛИС во время топологической/ временной оптимизации всего проекта; - отдельная оптимизация каждого раздела, сборка всего проекта из инвариантных к топологической трансляции полученных решений, оформление отдельных оптимизированных решений в виде IP (Intellectual Property) - блоков. На рисунке 3 представлен процесс формирования отдельного раздела на ПЛИС XILINX для реализации одного слоя цифровых нейронов. Рис. 2. Изоляция слоёв нейросети на ПЛИС с гетерогенной структурой Функции, не отнесенные к изолированным разделам системы, относятся к функциям верхнего уровня иерархии проекта. Набор функций верхнего уровня иерархии должен быть минимальным (обычно он включает Рис. 3. Оптимизация топологии раздела по быстродействию (а - 250 МГц, б - 500 МГц) только цепи синхронизации, сброса), так как: функции верхнего уровня не изолированы; логические элементы соответствующих функций могут быть размещены в любом изолированном разделе (нет ограничений на физическое размещение на кристалле ПЛИС кроме размещения в изолирующем зазоре); трассировка может соединять источники и приемники сигналов в любых изолированных разделах, проходить сквозь них (нет ограничений на трассировку логики верхнего уровня, кроме как использовать PIP в GRM (Global Rooting Matrix) изолирующего зазора - см. рисунок 4). Программируемость структуры сети синхронизации является причиной вероятного отказа любой части сети из-за сбоя конфигурационной Рис. 4. Трассировочные возможности GRM ПЛИС XILINX программы. Глобальный отказ сети синхронизации эквивалентен отключению питания ПЛИС. Для устранения данного отказа необходимо использовать ресурсы системного уровня. Влияние локальных сбоев может быть полностью устранено за счет IDF. Отказы сети синхронизации среднего уровня устраняются IDF и соответствующим структурно-схемотехническим проектированием ПЛИС: - контроль общего количества ячеек памяти управляющих конфигурацией сети синхронизации ПЛИС; - моделирование сбоев конфигурационной программы ПЛИС для определения параметров повреждений системы; - рациональное топологическое проектирование, размещение изолированных разделов с учетом топологии цепей синхронизации; - резервирование как внутренних, так и внешних сторожевых таймеров; - резервирование синхронизирующих цепей, например, за счет использования внутренних кольцевых генераторов; - гетерогенное резервирование - обработка информации в резервных каналах с различными временными параметрами (например, сдвигом во времени) для получения отличающихся реакций каналов на частичный сбой синхронизации; - выявление и корректировка сбоев в конфигурационной программе ПЛИС, например, за счет частичной динамической реконфигурации ПЛИС. Таким образом, изоляция используемых в разрабатываемом проекте функций позволяет увеличить как степень защиты информации, так и отказоустойчивость встраиваемых информационных систем на ПЛИС. Однако, для компенсации снижения трассировочных возможностей, количества доступных функционально-логических ресурсов ПЛИС необходимо использовать кристаллы ПЛИС большего размера. Существенно больший запас внутренних ресурсов ПЛИС необходимо предусматривать в случае изоляции многочисленных функций разрабатываемого проекта на основе ПЛИС с гетерогенной структурой и крупными встроенными IP - блоками, при использовании широких изолирующих зазоров с E ≥ 1. Опыт практической разработки встраиваемых систем с защитой информации подтвердил достаточность 5-30% увеличения емкости ПЛИС XILINX серии 5-7 для изоляции 2 - 5 разделов при E = 1.

Научные конференции

 

(c) Архив публикаций научного журнала. Полное или частичное копирование материалов сайта возможно только с письменного разрешения администрации, а также с указанием прямой активной ссылки на источник.