СПОСОБЫ ПОВЫШЕНИЯ РАДИАЦИОННОЙ СТОЙКОСТИ ИНТЕГРАЛЬНЫХ МИКРОСХЕМ К ЭФФЕКТУ SEU НА РАЗЛИЧНЫХ ЭТАПАХ СОЗДАНИЯ Сабуров В.А.

Московский институт электронной техники


Номер: 7-1
Год: 2016
Страницы: 66-74
Журнал: Актуальные проблемы гуманитарных и естественных наук

Ключевые слова

радиационная стойкость, интегральные микросхемы, SEU, Radiation resistance, Integrated circuits, SEU

Просмотр статьи

⛔️ (обновите страницу, если статья не отобразилась)

Аннотация к статье

В статье исследуется способы обеспечения радиационной стойкости интегральных микросхем от нарушений в результате единичного события на разных этапах её создания.

Текст научной статьи

1.Факторы, воздействующие на радиоэлектронную аппаратуру в космическом пространстве Микросхемы космического и военного назначения должны обладать высокой устойчивостью к сбоям, которые вызваны воздействием радиации различных источников, для обеспечения корректной и бесперебойной работы. Задача повышения радиационной стойкости становится всё более актуальной, так как полупроводниковые технологии находятся на этапе развития, когда постоянно уменьшаются размеры и напряжение питания интегральных схем (ИС), а тактовая частота растёт. Эта задача может быть решена на разных уровнях разработки ИС: синтез и верификация, трассировки шин питания, конструирование библиотечных элементов схем, технологический процесс изготовления. Космические аппараты (КА) во время эксплуатации в космосе подвергаются воздействию различных факторов космического пространства (КП).[1] В настоящее время основными факторами КП, которые способны повредить радиоэлектронную аппаратуру (РЭА) КА, являются: • ионизирующее излучение; • космическая плазма; • тепловое излучение солнца, планет и КП; • невесомость; • собственная внешняя атмосфера; • микрометеориты; • космический вакуум; • замкнутый объём. Таким образом, функционирование РЭА КА подвергается воздействию множества различных факторов, каждый из которых способен на вызов сбоя или отказа всей системы. Доминирующими являются первые два фактора (ионизирующие излучение и космическая плазма), однако в общем случае все они важны и их стоит учитывать. В рамках пособия [1] рассмотрены эффекты, вызванные действием проникающей радиации КП, физические основы деградации микро- и наноэлектроники, а также РЭА при воздействии радиационных факторов. Возникновение неполадок чаще всего связано со случайными воздействиями (Single Event Effects, SEE), когда тяжелые частицы (космические лучи, протоны, электроны, альфа-частицы, термические нейтроны и т.д.) попадают в ИС. Проникая вглубь полупроводникового материала, они оставляют за собой след свободных носителей заряда. Наша статья будет посвящена наиболее распространённому последствию ионизирующего излучения и методам борьбы с ним на разных этапах разработки ИС. Нарушения в результате единичного события (Single-event Upset, SEU) происходят результате единичных ударов заряженных частиц по интегральным схемам. Цели SEU - стоки закрытых транзисторов [2]. Когда единичная заряженная частица поражает элемент интегральной схемы, она теряет свою энергию за счёт генерации отверстия из электронно-дырочных пар, что приводит к образованию плотного ионизированного следа в локальной области. Эта ионизация вызывает переходный импульс тока. Рисунок 1 иллюстрирует такое событие. Рис.1. - Заряженная частица ударяет кремниевую поверхность и генерирует импульс тока Сбои цифровых ИС под действием одиночных заряженных частиц удобнее оценивать с помощью величин собираемых зарядов, т.к. процесс ложного срабатывания схемы при времени выделения энергии, значительно меньшем времени жизни носителей заряда, характеризуется величиной критического заряда Qкр, выделенного в чувствительном элементе ИМС [3]. При этом, Qкр = ΔVпом⋅Сэфф (1) , где ΔVпом - помехоустойчивость ячейки, т.е. минимальная величина напряжения помехи, способная перевести схему в другое логическое состояние; Сэфф - эффективная величина емкости элемента ИМС. Таким образом, сравнивая Qкр с величиной собираемого элементом схемы заряда Qс, можно делать выводы о возможности ложного срабатывания схемы. При Qс ≥ Qкр происходит одиночный сбой. Следовательно, необходимо уметь определять величину собираемого заряда, обусловленного прохождением заряженной частицы через ИМС. Наиболее распространенной схемой, чувствительной к SEU, является элемент памяти, его схема представлена на рисунке 2 [2]. Ячейка памяти разработана так, чтобы у нее было два устойчивых состояния, одно из которых представляет хранение '0', а второе хранение '1'. В каждом состоянии работают два транзистора и два выключены. Разрядный щелчок в элементе памяти происходит, когда энергетическая частица полностью изменяет состояние транзисторов в цепи. Это явление происходит во многих микросхемах, включая микросхемы памяти и микропроцессоры. В космическом компьютере, например, разрядный щелчок может беспорядочно изменить критически важные данные, случайно изменить программу или запутать процессор до такой степени, что он выйдет из строя. Рис.2. - SEU эффект в простом элементе памяти Заряженные частицы могут также вызывать импульсы переходного тока в комбинаторной логике, в глобальных шинах синхроимпульсов, и в глобальных управляющих шинах. Эти единичные переходные процессы событий (SETs, наборы) оказывают лишь незначительные воздействие в технологиях с размером 0.7 - 0.8 микрона, так как скорости микросхем такой технологии недостаточно, чтобы достигнуть 100 - 200 пикосекундного набора процессов на любом заметном расстоянии схемы. Нарушение в комбинационной логике может сгенерировать ошибку, которая будет сохранена в триггере U2, если скорость схемы достаточно высока, чтобы распространить ошибку перед изменением состояния синхроимпульсом триггера. Если скорость не будет достаточно высока, то нарушение в комбинационной логике исчезнет перед изменением состояния синхроимпульсом, например на триггере U2. Рисунок 3 иллюстрирует такую ситуацию. Рис.3. - Пример схемы с комбинационной логикой Однако благодаря малому размеру элементов, и, тем самым, более быстрым технологиям, в космических аппаратах всё чаще используются системы, где переходные импульсы, сгенерированные ударами заряженных частиц, могут быть неотличимы от нормальных сигналов схемы, т.е. нарушение в комбинационной логике может быть распространено быстро к входам триггеров вызывающим ошибки в схеме. Другая проблема - нейтронные частицы, находящиеся в атмосфере.. Когда нейтрон поражает цифровую схему, он также вызывает импульс тока, который может быть интерпретирован как сигнал в схеме. 2. Способ измерения величины SEU При прохождении заряженной частицы через любой материал она теряет энергию через взаимодействия с материалом. Потеря энергии возникает, прежде всего, из-за взаимодействий иона со связанными электронами в материале, вызывая ионизацию материала и плотную дорожку электронно-дырочных пар. Уровень, на котором ион теряет энергию, называют тормозной способностью (dE/dx). Количество энергии, потерянной частицей за единицу длину пути, называют линейной передачей энергии (Linear energy transfer, LET) и измеряют прямо пропорционально квадрату атомного числа частицы и обратно пропорционально её энергии. Таким образом, сумма депонированной энергии (и поэтому, создаваемый заряд) в уязвимой области элемента схемы пропорциональна LET в сравнении с длиной пути в области (mg/cm2). Считая число нарушений в результате единичного события и зная сколько частиц проходило через часть, мы можем вычислить вероятность вызова определенной частицей нарушения в результате единичного события. Это результирующее число, которое является числом нарушений, разделенных на число частиц на cm2, вызывающих нарушения, называется поперечным сечением части и измеряется в единицах cm2 / устройство. Чтобы проанализировать устойчивость устройства к SEU в космическом пространстве, должны быть взяты различные уровни SEU, для расчётов на основе LETth, как это, показано в таблице 1. Таблица 1 Градация уровней SEU Граничное значение Среда подлежащая оценке LETth < 10 MeV*cm2/mg Космический луч, захваченные протоны, солнечная вспышка LETth = 10-100 MeV*cm2/mg Космический луч LETth > 100 MeV*cm2/mg Нет необходимости анализа Влияние SEU на системном уровне зависит как от типа и расположения эффекта, так и от конструктивного исполнения. Так как SEE представляет функциональное влияние на устройство, функциональный анализ включает оценку эффектов. Функции категоризированы в "классы критичности" или категории различной степени тяжести возникновения SEE. Например в проекте должно быть три критические группы SEU: • функциональная группа, • уязвимая для ошибок группа, • критичная группа. Функции из функциональных групп не подвержены SEU эффекту, когда защищены схемой коррекции ошибок или резервирования. К функциям из уязвимой для ошибок группы можно отнести те, к которым допустим маловероятный риск. Функции из критичной группы - это функции, для которых SEU недопустим и должен быть устранён методами смягчения SEE [2]. 3. Способы подавления SEU Суммарная доза ионизации (Total ionization dose, TID). и одиночные события радиационного защёлкивания (Single event latch-up ,SEL). могут быть уменьшены до допустимых уровней с помощью использования некоторые существующих технологий CMOS, например объемный КМОП-процесс выращивания эпитаксиального слоя. Однако, одиночные обратимые события (SEU) представляют собой индуцированные ионизирующим излучением опасности, которых более трудно избежать в применении космической техники особенно в высокоплотных субмикронных интегральных схемах. Устойчивая к SEU схема может быть выполнена через множество методов подавления, включая аппаратные средства, программное обеспечение и решения для допуска устройства. Самый экономически эффективный подход может заключаться в комбинации SEU-стойких устройств и других решений для подавления. Аппаратные средства или проектирование программного обеспечения также служит эффективным способом подавлением эффекта, однако сложность проекта может быть проблемой. Комбинация этих двух методов вполне может оказаться хорошим решением. Решение сделать логическое устройство стойким к SEU может быть реализовано на различных этапах процесса разработки устройства. Способы подавления можно разделить на: 1. Повышение стойкости на технологическом этапе, 2. Повышение стойкости на этапе проектирования, 3. Повышение стойкости на системном уровне. 3.1.Технологический этап Когда частицы поражают кремниевую часть, они могут влиять на устройство многими различными способами [1]. Рисунок 4 иллюстрирует три примера частицы, поражающей стандартный КМОП-прибор, CMOS устройство с эпитаксиальным слоем (объемная технология) и устройство с технологией Кремния на изоляторе (SOI). Стандартный КМОП-процесс не устраняет SEL и SEU эффекты. Объемный КМОП-процесс с эпитаксиальным слоем очень эффективен для SEL, однако не устраняет SEU. Процесс кремния на изоляторе (SOI) практически устраняет SEEs. Метод подавления SEU на технологическом этапе состоит в использовании определенного технологического процесса, такого как Кремний на Изоляторе КМОП-процесс, чтобы сделать все устройство стойким к радиационному излучению. В этом случае заряженная частица имеет намного меньше возможностей повлиять на устройство [2]. Рис.4. - SEE эффекты в стандартной, объемной КМОП и КНИ технологиях 3.2. Этап проектирования Решение проблемы на уровне проектирования очень привлекательно, потому что это позволяет использовать стандартный КМОП-процесс. Однако такое решение уникально для каждого вида схемы. Например, у микроконтроллера или ASIC могут быть различные методы проектирования, чтобы избежать SEU. Инженер-конструктор ответственен за то, чтобы спроектировать стойкую схему согласно её архитектуре и области применения. Представлены следующие методы подавления SEU на уровне проектирования: А) Тройное модульное резервирование элементов памяти с голосованием (TMR) Это решение состоит в утроении элементов памяти, и реализации схемы голосования для выбора правильно сохранённого значения. Это решение полностью устраняет риск SEU. Однако основной недостаток - высокое число транзисторов, приводящее к увеличению кремниевой области более чем в 4 раза. Рисунок 5 иллюстрирует этот подход. Рис.5. - Тройное модульное резервирование (ТМР) Б) Стойкие элементы памяти с резистором на затворе В этом решение используется резистор на затворе, чтобы защитить данные элемента памяти от SEU эффекта. Высокое сопротивление резистора на затворе (закрытое состояние) защищает хранившиеся данные ячейки от изменения состояния (инвертирования разрядов). Это обеспечивает высокую кремниевую плотность. Развязывающий резистор замедляет регенеративную ответную реакцию ячейки, таким образом, ячейка может различить нарушение, вызываемое переходный импульс напряжения, и реальный сигнал записи. Резистор на затворе может быть создан с помощью использования двух уровней поликристаллического кремния. Рисунок 6 иллюстрирует этот подход. Рис.6. - SRAM с резистором на затворе Важная характеристика резистора на затворе - то, что он оказывает большое влияния на плотность схемы. Основными недостатками являются: чувствительность к температуре, уязвимость производительности при низких температурах и необходимость дополнительной маски в процессе производства. В) Стойкий элемент памяти, основанный на структурах обратной связи Основная идея состоит в том, чтобы предоставить ячейкам ЗУ на КМОП-транзисторах надлежащую обратную связь, необходимую, чтобы восстановить данные, когда они повреждены ионным ударом. Принцип заключается в том, что данные должны храниться в двух различных местах в ячейке таким способом, которым может быть восстановлена поврежденная часть. Основная проблема состоит в том, как организовать дополнительные транзисторы, используемые для реализации обратной связи, которая приведет к новым чувствительным узлам, не влияя на чувствительность SEU. Основные преимущества этого метода - высокая производительность (время чтения-записи), низкая чувствительность к температуре, технологическая независимость процесса и напряжения дают хорошую устойчивость SEU. Основной недостаток - кремниевая область наверху [2]. Г) Код Хэмминга и декодирование логических блоков. Идея этой техники организации стойкости к SEU заключается в определении того, что ошибка произошла в защёлке, триггере, регистре или памяти и в исправлении этой ошибки, когда используется хранимая величина. Для этого необходимы дополнительные логические структуры, чтобы исправить ошибки согласно величине и классу сохраненных ячеек, расположенных в схеме. Код Хэмминга - двоичный код обнаружения и коррекции ошибок, который может обнаружить одно- и двух-битовые ошибки и исправить все единичные ошибки. Этот метод кодирования рекомендуется для систем с малой вероятностью многократных ошибок в простой структуре данных (например, единственный ошибочный бит в байте данных). Код Хэмминга удовлетворяет отношению 2k≥ m+k+1, где m+k - общее количество бит в закодированном слове, m - число информационных бит в оригинальном слове, и k - число контрольных бит в закодированном слове. На основе этого уравнения код Хэмминга может исправить все одноразрядные ошибки в n-битных словах и обнаружить двухбитный ошибки, когда используется полный контрольный бит четности. Согласно числу контрольных бит, можно исправить больше, чем одноразрядную ошибку. Контрольные биты находятся в закодированном слове на позициях 1, 2, 4, …, 2(k-1). Например, для 8ми битных данных необходимо 4 контрольных бита (p1, p2, p3, p4), чтобы код Хэмминга мог исправить одноразрядную ошибку. Рисунок 7 иллюстрирует закодированное слово на 12 бит (m=8 и k=4) с контрольными битами p1, p2, p3 и p4, расположенными на позициях 1, 2, 4 и 8 соответственно. Контрольные биты в состоянии сообщить о месте нахождения ошибки. Рис.7. - Код Хэмминга 12-ти битного слова и биты проверки Контрольный бит p1 задаёт четность для разрядной группы {1, 3, 5, 7, 9, 11}. Контрольный бит p2 задаёт четность для разрядной группы {2, 3, 6, 7, 10, 11}. Точно так же p3 задаёт четность для разрядной группы {4, 5, 6, 7, 12}. Наконец, контрольный бит p4 задаёт четность для разрядной группы {8, 9, 10, 11, 12}, как показано в рисунке 8. Рис.8. - Генерация контрольных битов кода Хэмминга Пример метода подавления SEU с использованием кода Хэмминга представлен в работах [4], [5]. Эти работы представляет полное радиационное подавление версии микроконтроллера 8051, разработанного с описанием на VHDL, защищенным кодом Хэмминга. 3.3. Системный уровень Методы подавления SEU могут также быть выполнены на системном уровне. Эти методы могут быть осуществлены в программном обеспечении, например, дублированием переменных, или в системе аппаратных средств, тройное модульное резервирование (TMR) компонентов, вставка некоторого блока обнаружения ошибок и блока исправления, который обычно перезаписывает или повторно передает правильные данные или использует сторожевые таймеры (устройства слежения) для микропроцессора. Когда корректировка происходит в программном обеспечении, решения на системном уровне позволяют подавить SEU без изменения системной структуры. В этом случае будет получен полностью готовый коммерческий продукт COST устойчивый к SEU. Следовательно, такое решение объединяет в себе все преимущества. 3.3.1. Модуль и устройство резервирования Резервирование между схемами, системами, и т.д., обеспечивает потенциальное средство восстановления после SEE в системе. Автономное или управляемое землёй переключение от главной системы к избыточной запчасти может быть опцией, в зависимости от мощности космических аппаратов и ограничений по весу. С тремя идентичными схемами, схема выбора (избиратель) может выбрать вывод, который, по крайней мере, согласован двумя. Рисунок 9 иллюстрирует этот подход. Рис.9. - Тройное модульное резервирование Главный недостаток этой техники состоит в том, что схема выбора должна быть разработан таким способом, чтобы исключить любую ошибку в собственной работоспособности. В этом случае такая схема (избиратель) разрабатывается, используя некоторые предыдущие технологические методы или решения уровня проектирования. 3.3.2. Обнаружение ошибок и способы их исправления Способы обнаружения и исправления ошибок (error-detecting-and-correcting, EDAC) являются примерами решений, которые могут использоваться для обнаружения и/или исправления SEU эффектов, когда последние происходят. Некоторые из них могут достигнуть допустимого уровня надёжности [2]. Первый пример EDAC - проверка четности. Это схема "конкретно обнаружения", которая подсчитывает количество логических единичных состояний в наборе данных, в результате чего будет получен единственный бит четности, который сообщает о том, чётным или нечётным является это количество в данных. Такая схема будет помечать ошибку SEU, только если в ошибке содержится нечетное число бит (многократные SEU). Несмотря на то, что это решение в основном используется, чтобы обнаружить ошибки в элементах памяти, этого не достаточно, чтобы сделать память стойкой к SEU, потому что ошибка так и не будет исправлена. Рисунок 10 иллюстрирует загрузку бита четности 8-разрядных данных. Рис.10. - Пример проверки чётности в восьмиразрядном слове Второй пример - метод использования Кода Хемминга. Этот подход может использоваться или на этапе проектировании схем или на системном уровне. Решение использовать код Хемминга в качестве способа ослабления SEU в проекте схемы влечёт за собой необходимость дополнительных логических блоков, таких как регистры и внутренняя память, чтобы кодировать и декодировать сохраненные значения. Этот метод очень эффективен. Код Хемминга может также использоваться на системном уровне, чтобы кодировать и декодировать переменные (изменяемы параметры) в системах на основе микропроцессоров. Например, система, состоящая из различных интегральных схем, включая микропроцессор и элементы памяти, может защитить важные переменные с помощью кода Хемминга. Реализация кода и декодировки выполняются в ассемблерном коде, описанном в программном виде. Программа выполняется в микропроцессоре. Рисунок 11 иллюстрирует метод кода Хемминга, выполняющийся в системной плате. Несмотря на то, что этот подход может существенно уменьшить производительность приложения, он не требует сопутствующих изменений в плате. Следовательно, это недорогостоящая опция и согласно системному приложению, этот уровень надежности может быть приемлемым. Рис.11. - Код Хэмминга, запущенный на Ассемблере Другим вариантом кодов коррекции является кодирование (с исправлением ошибок) по методу Рида-Соломона (R_S). R-S код позволяет обнаружить и исправить многократные и последовательные ошибки данных. Этот метод используется в интегральных схемах, разработанных центром разработки NASA VLSI. Пусть мы имеем n устройств хранения D0, D1, …, Dn, каждое из которых хранит k байт. Их называют “Устройствами Данных”. И пусть мы также имеем в m-раз большие устройства хранения C0, C1, …, Cm, каждое из которых также хранит k байт. Их называют “Устройствами контрольного суммирования”. Информация для каждого устройства контрольного суммирования будет вычислена в зависимости от информации на устройствах данных. Цель состоит в том, чтобы определить значение каждого Ci, так, что если любой m из набора D0, D1, …, Dn, C0, C1, …, Cm содержит ошибку, то данные устройств с ошибкой могут быть восстановлены из «безошибочных» устройств. Вычисление содержания каждой контрольной суммы устройства Ci требует функции Fi, применимой ко всем устройствам данных. Содержание контрольной суммы устройств C1 и C2 вычисляется с помощью функций F1 и F2 соответственно. Свёрточное кодирование - другой метод EDAC, который отличается от Кода Хемминга проверкой битов в фактическом потоке данных, а не в группах слов. Известен как очистка, распространен среди находящихся сейчас в космическом пространстве твердотельных накопителей. Этот метод обеспечивает хорошую устойчивость для смягчения изолированного импульсного шума и особенно полезен в системах связи или программируемых логических матрицах, которые программируются потоками битов. В таблице 2 приведена выборка методов EDAC для элементов памяти, ядер и систем. Таблица 2 Выборка EDAC, для элементов памяти, ядер и систем Метод EDAC Возможности метода EDAC Чётность Обнаружение единичной ошибки Код Хэмминга Исправление единичной ошибки, обнаружение двойной RS Код Исправление последовательных и многократных байт в ошибке Свёрточное кодирование Исправляет изолированный импульсный шум в коммуникационном потоке Вышеупомянутые методы могут использоваться, чтобы защитить интегральные схемы в применении для космической техники. У каждого из этих методов есть различные влияния в системной области и области производительности. Разработчик может выбрать наиболее подходящий метод для конкретной реализации. Комбинация методов EDAC может быть более эффективной. Для систем высокой надежности рекомендуется не только использовать устойчивые благодаря изменениям на основе методов проектирования устройства, представленные ранее, но также и использовать некоторую системную защиту, такую как сторожевые таймеры (работающие в ждущем режиме), и т.д. …

Научные конференции

 

(c) Архив публикаций научного журнала. Полное или частичное копирование материалов сайта возможно только с письменного разрешения администрации, а также с указанием прямой активной ссылки на источник.