

Сабуров В.А. ©

Бакалавр, кафедра интегральной электроники и микросистем,
Национальный исследовательский университет
Московский институт электронной техники

РАЗРАБОТКА СХЕМЫ ФАЗОВОЙ АУТОПОДСТРОЙКИ ЧАСТОТЫ ДЛЯ БИПОЛЯРНОГО 16-ТИ РАЗРЯДНОГО АНАЛОГО-ЦИФРОВОГО ПРЕОБРАЗОВАТЕЛЯ

Аннотация

В статье исследуется актуальность создания аналого-цифровых преобразователей с фазовой автоподстройкой частоты, а также освещен результат разработки отдельных блоков схемы в интегральном представлении.

Ключевые слова: аналого-цифровой преобразователь, фазовая автоподстройка частоты
Keywords: Analog-to-digital converter, Phase-locked loop

На сегодняшний день в современной электронике аналогово-цифровые преобразователи являются очень распространёнными функциональными узлами. Сфера их использования весьма широка и включает в себя как бытовую электронику (контроллеры стиральных машин, цифровые фотоаппараты), так и промышленную и военную электронику.

подавляющее большинство приложений используют преобразователи низкой (8-10 бит) или средней (12-14 бит) разрешающей способности. Рынок обеспечивается ведущими производителями микросхем множеством моделей микросхем соответствующей разрядности, а также микроконтроллеров с АЦП и/или ЦАП на кристалле. Лидерами в этой области производства представлена широкая гамма недорогих аналого-цифровых и цифроаналоговых приборов, представленных в виде модуля (как правило, стандарта PC1) или модуля с популярным интерфейсом (RS-232, RS-485, Ethernet). Таким образом, разработчики электронных систем имеют огромный выбор при необходимости ввода/вывода аналоговых величин в системе. Они могут использовать готовые приборы или встраивать в свою схему соответствующие микросхемы.

Однако множество приложений требуют высокого разрешения (16-20 бит) и/или точности. Электронная промышленность обеспечивает рынок микросхемами преобразователей высокой разрядности, а ведущие приборостроительные фирмы готовыми устройствами как аналого-цифровых, так и цифроаналоговых преобразователей. К несчастью, во многих приложениях использование готовых приборов весьма проблематично, вследствие несоответствия размеров, а также высокой стоимости производства.

Именно поэтому, на сегодняшний день, актуальна проблема разработки дешёвого и прецизионного АЦП с высоким разрешением и низким уровнем собственных шумов.

В статье предлагается Аналого-Цифровой Преобразователь (АЦП) с промежуточным преобразованием аналогового сигнала (напряжения) в длительность импульса с помощью контура Фазовой Автоподстройки Частоты (ФАПЧ) [1]. Система ФАПЧ используется для частотной и фазовой модуляции и демодуляции, умножения и преобразования частоты (синтезаторы), частотной фильтрации или выделения опорного колебания для когерентного детектирования сигналов. Обычно, входным или выходным сигналом в устройствах с ФАПЧ является частота. ФАПЧ — это система управления с петлей отрицательной обратной связи, в которой параметрами регулирования являются частота (скорость изменения фазы на 360 угловых градусов за 1 секунду) или фаза сигнала, а не величина его напряжения или тока. В предлагаемом устройстве используется нестандартная схема включения ФАПЧ с дополнительным параметром регулирования по напряжению. Подробные описания

принципа ФАПЧ можно найти в Интернете [2] и [3]. Ближайшим прототипом АЦП с ФАПЧ по составу является Синтезатор, который позволяет получить сетку стабильных частот. Одним из применений синтезаторов является использование их в качестве опорных генераторов в преобразователях радиочастотных сигналов [4]. На рисунках 1 и 2 показаны функциональные схемы Синтезатора и АЦП с ФАПЧ, соответственно.




Рис.1. Функциональная схема Синтезатора частоты




Рис.2. Функциональная схема АЦП с ФАПЧ

Предлагаемая схема АЦП с ФАПЧ содержит элементы Синтезатора, но в другом включении, и дополнительные элементы (на схеме обведены пунктиром):

- Источник опорного Напряжения обязательный элемент АЦП, амплитуда выходных импульсов ФД равна опорному Напряжению (U_p), а длительность импульсов T_x равна фазовому сдвигу между сигналами F_1 и F_0 ;

- ФНЧ выполнен по схеме Пропорционально-Интегрирующего (ПИ) фильтра с дополнительным входом для подключения внешнего сигнала (U_x), который будет преобразован в двоичный код. Полярность входного сигнала U_x должна быть отрицательной для схемы Рис.2.

ПИ-фильтр делает систему ФАПЧ астатической, т.е. установившееся, среднее значение суммы токов от выходного сигнала ФД ($U_{фд}$) и входного U_x всегда равно нулю. За счет интегратора и отрицательной обратной связи напряжение на входе ГУН поддерживается таким, чтобы $F_1 = F_0$, а фазовый сдвиг T_x между сигналами F_1 и F_0 определяется выражением (1);

$$T_x = T_1 * U_x / U_p, \quad (1)$$

где T_1 период частоты F_1 , U_x -входное напряжение, U_p – опорное напряжение АЦП.

- ОЗУ хранит текущее значение двоичного кода, запись кода производится в момент переднего фронта импульса сигнала F_0 .

- Фазовый Детектор (ФД) импульсного типа выполнен на логических элементах и имеет линейную выходную фазовую характеристику для обеспечения высокой точности преобразования.

Выходным сигналом Синтезатора является переменное напряжение определенной формы и требуемой частоты $F_{гун} = N \cdot F_1$. К этим параметрам предъявляются высокие требования к точности и их стабильности.

В АЦП с ФАПЧ сигналы 2-х генераторов частот F_1 и F_0 являются внутренними, их форма напряжений должна быть прямоугольной, чтобы обеспечить работу ФД импульсного типа. Так как ФД определяет временной интервал между передними фронтами импульсов F_1 и F_0 , то скважность импульсов не влияет на точность измерения фазового сдвига.

Для грамотного применения ФАПЧ необходимо знать статические и динамические характеристики этого устройства. В Интернете [3] и [4] можно найти подробный вывод передаточной функции ФАПЧ для разного исполнения ФНЧ. На рисунке 3 показана блок-схема линейной модели АЦП с ФАПЧ в установившемся режиме, когда, после включения питания, переходный процесс (поиска и захвата частоты F_1) закончился $F_0 = F_1$. Передаточные функции элементов схемы представлены в операторной форме.




Рис.3. Блок-схема линейной модели АЦП с ФАПЧ в установившемся режиме

Воспользуемся готовой формулой передаточной функции $W(p)$ (математическое описание поведения динамической системы) ФАПЧ, в которой применен ПИ-фильтр [6]. Передаточная функция (5) соответствует колебательному звену 2-го порядка:

$$W(p) = 1 / (p^2 + 2\xi\omega_p p + \omega_p^2), \quad (5)$$

где p – комплексная переменная, которая может быть заменена на $j\omega$ для построения АФЧХ устройства;

$\omega_p = 2\pi \cdot F_p$ – собственная круговая частота полосы пропускания ФАПЧ в [рад/с];

F_p – собственная частота полосы пропускания ФАПЧ в [Гц] (частота переходного процесса контура ФАПЧ);

ξ – коэффициент демпфирования (затухания переходного процесса) ФАПЧ.

На рисунке 4 [6] показаны логарифмические АЧХ ФАПЧ в относительных единицах собственной частоты для разных значений коэффициента затухания ξ . Дополнительно, в [6] приведены выражения, которые связывают параметры передаточной функции ФАПЧ с параметрами устройств, входящих в схему преобразователя аналогового сигнала в длительность импульса.

$$\omega_p^2 = K_{фд} \cdot K_{гун} / T_I \text{ [рад/с}^2\text{]}, \quad (6)$$

$$2\xi = K_p \cdot (T_I \cdot K_{фд} \cdot K_{гун})^{1/2}, \quad (7)$$

где $K_{фд}$ – постоянная коэффициента передачи ФД (В/рад) ;

$K_{гун}$ – постоянная коэффициента передачи ГУН (рад/с*В);

$T_i = R_1 * C_1$ – постоянная времени интегратора ПИ-фильтра (с);

$K_p = R_3/R_1$ – пропорциональный коэффициент ПИ-фильтра;




Рис.4. Логарифмические АЧХ звена 2-го порядка

АЧХ ФАПЧ соответствует низкочастотному фильтру 2-го порядка с частотой среза ω_p (рад/с) (частотой переходного процесса) и наклоном (ослаблением) 20дБ на декаду (дБ/октава). При проектировании преобразователя с ФАПЧ надо выбрать полосу пропускания устройства $\omega_p = 2\pi * F_p$ и коэффициент демпфирования (затухания) ξ на частотах выше частоты среза.

Определим расчетные параметры реального АЦП с ФАПЧ, который показан на рисунке 5.

Запишем параметры элементов реального преобразователя с ФАПЧ в буквенном выражении (см. Рис.12 и Рис.13): $K_{fd} = U_p/2\pi$; $K_{гун} = 2\pi F_0/U_p$; $T_i = 1/F_0$ и $F_0 = F_1$. Подставим буквенные значения параметров в формулы (6) и (7), получим простые (для инженерной оценки) формулы для расчета динамических характеристик преобразователя с ФАПЧ.

$$\omega_p = F_0 \text{ [рад/с]}, \quad (8)$$

$$F_p = F_0/2\pi \text{ [Гц]}, \quad (9)$$

$$\xi = K_p/2. \quad (10)$$

Подставим в формулы (9) и (10) значения реального преобразователя с ФАПЧ, получим следующие значения:

- полоса пропускания преобразователя с ФАПЧ $F_p = 244\text{Гц}/6,28 = 39 \text{ Гц}$;
- коэффициент демпфирования $\xi = 1/2 = 0,5$.

Используя формулы (6) и (7), можно добиться желаемой характеристики переходного процесса преобразования входного сигнала, путем изменения параметров элементов схемы и частоты преобразования F_1 .

В рамках научной статьи [7], был изготовлен и испытан Макет 16- разрядного АЦП с ФАПЧ на микроконтроллере (МК) ATmega 16, который входит в состав отладочного набора Skit-Mega16 V2.0 фирмы «INEX». В состав набора входит буквенно-цифровой LCD дисплей TC1602-A, D5 на Рис.3 макетное поле, на котором были собрана схема ФАПЧ.

Результаты проверки макета АЦП показывают, что отклонение показаний АЦП от показаний эталонного прибора В7-38 не превышают 0,02%. Это говорит о высокой линейности преобразования входного напряжения в длительность импульса с помощью ФАПЧ.

Разрешающая способность АЦП, при измерении напряжений более 2-х Вольт, в 10 раз выше, чем у вольтметра В7-38 (0,1мВ у АЦП и 1мВ у вольтметра В7-38).

Стабильность показаний АЦП не превышает $\pm E_{MP}$, это говорит о низком уровне собственных шумов метода преобразования напряжения в длительность импульса с помощью ФАПЧ.




Рис.5. Принципиальная схема АЦП с ФАПЧ

На основе полученных данных было решено выполнить и протестировать блоки данного макета в интегральном исполнении.

Микросхема ФАПЧ имитирует работу двух стандартных микросхем 74НС4046А и осуществляет операции инверсии над сигналами IN1, IN2 и логического умножения над сигналами IN3 и IN4. Структурная схема устройства представлена на рисунке 6. В состав микросхемы входят:

- блок фазовой автоподстройки частоты ФАПЧ1;
- блок фазовой автоподстройки частоты ФАПЧ2;
- логический блок.




Рис.6. Структурная схема микросхемы ФАПЧ

Блоки ФАПЧ1 и ФАПЧ2 имитируют работу двух микросхем 74HC4046А. В состав каждого блока ФАПЧх входят фазовый детектор (ФД) и генератор, управляемый напряжением (ГУН). Назначение выводов микросхемы ФАПЧ приведено в таблице 1.

Таблица 1

Назначение выводов микросхемы ФАПЧ

Номер вывода	Название	Назначение
1	CLR	Вход инициализации логического блока

2	IN3	Вход логического блока
3	IN4	Вход логического блока
4	OUT3	Выход логического блока
5	FOUT1	Выходной сигнал генератора блока ФАПЧ1
6	GCI1	Вход генератора блока ФАПЧ1
7	GCO1	Вывод генератора блока ФАПЧ1 для подключения конденсатора
8	R01	Вход для задания тока управления генератора блока ФАПЧ2
9	CLR1	Вход инициализации блока ФАПЧ1
10	NTX1	Инверсный выход фазового детектора блока ФАПЧ1
11	TX1	Выход фазового детектора блока ФАПЧ1
12	BASE1	Вход для задания опорной частоты блока ФАПЧ1
13	F01	Вход фазового детектора блока ФАПЧ1
14	GND	Общий 0В
15	F02	Вход фазового детектора блока ФАПЧ2
16	BASE2	Вход для задания опорной частоты блока ФАПЧ2
17	TX2	Выход фазового детектора блока ФАПЧ2
18	NTX2	Инверсный выход фазового детектора блока ФАПЧ2
19	CLR2	Вход инициализации блока ФАПЧ2
20	R02	Вход для задания тока управления генератора блока ФАПЧ2
21	GCO2	Вывод генератора блока ФАПЧ2 для подключения конденсатора
22	GCI2	Вход генератора блока ФАПЧ2
23	FOUT2	Выходной сигнал генератора блока ФАПЧ2
24	IN1	Вход логического блока
25	OUT1	Инверсный вывод сигнала IN1
26	IN2	Вход логического блока
27	OUT2	Инверсный вывод сигнала IN2
28	VCC	Общий 5В

Предварительное расположение выводов микросхемы ФАПЧ приведено на рисунке 7.




Рис.7. Предварительное расположение выводов микросхемы ФАПЧ

Структурная схема блока ФАПЧх представлена на рисунке 8. В состав одного блока ФАПЧ входят фазовый детектор и генератор, управляемый напряжением. Структурная схема фазового детектора приведена на рисунке 9.




Рис.8. Структурная схема блока ФАПЧ




Рис.9. Схема фазового детектора (ФД)

Временные диаграммы функционирования блока ФД показаны на рисунке 10.




Рис.10. Функционирование блока ФД

На рисунке 11 приведены зависимости выходной частоты ГУНа от входного тока(а), напряжения питания(б) и температуры(в).




Рис.11. Зависимость выходной частоты ГУНа от входного тока(а), напряжения питания(б), температуры(в)

Временные диаграммы, соответствующие работе одного блока ФАПЧ (рисунок 12), показаны на рисунке 13.




Рис.12. Схема для моделирования одного блока ФАПЧ




Рис.13 Результаты моделирования одного блока ФАПЧ

Благодаря нестандартному применению системы ФАПЧ и МК (без встроенного АЦП) удалось создать дешёвый и прецизионный АЦП с высоким разрешением и низким уровнем собственных шумов, а также получить предельные значения по быстродействию и разрешающей способности. На основе микросхемы БМК 5503 была создана схема АЦП 16 разрядов. Ток потребления микросхемы не более 1 мА, получена предельная точность АЦП.

Было определено, что АЦП с ФАПЧ является идеальным заграждающим фильтром помех, присутствующих во входном сигнале U_x , при условии, что частота помехи равна рабочей частоте преобразователя F_1 или кратна этой частоте ($2F_1$, $3F_1$ и т.д.).

Синхронизация рабочей частоты МК с частотой сети 50 Гц (с помощью ВЧ-генератора, делителя и другой системы ФАПЧ) позволяет подавить помехи во входном сигнале U_x на частотах кратных 50 Гц и повысить стабильность показаний.

Благодаря тому, что АЦП с ФАПЧ является идеальным заграждающим фильтром помех, возможно использование это устройство в качестве преобразователя выходного сигнала в цифровой код, например, индуктивного датчика с Фазо-чувствительным Выпрямителем (ФВ) на выходе. Обычно применяется НЧ-фильтр, для сглаживания пульсации выходного напряжения ФВ до уровня требуемой разрешающей способности АЦП. Это вносит большое запаздывание в систему контроля сигнала. Если применить АЦП с ФАПЧ на частоте $F_1 = F_{mod}$, где F_{mod} частота модуляции (питания индуктивного датчика), то НЧ-фильтр не требуется, его функцию выполнит само устройство АЦПФ.

Современная технология ПЛИС (Программируемая Логическая Интегральная Схема) является идеальным вариантом для создания АЦПФ в одном корпусе.

Литература

1. Журнал «СОВРЕМЕННАЯ ЭЛЕКТРОНИКА» // «Преобразователь напряжения в длительность импульса, стабилизированный ФАПЧ» - 2012. - № 6.
2. В. Голуб – Система ФАПЧ и её применения // Рынок Микроэлектроники [электронный ресурс]. – Режим доступа: <http://catalog.gaw.ru/index.php?page=document&id=1478>.
3. Контур фазовой автоподстройки частоты и его свойства // Теория и практика цифровой обработки сигналов [электронный ресурс]. – Режим доступа: <http://www.dsplib.ru/content/pll/pll.html>
4. Микросхемы ФАПЧ и синтезаторы на их основе производства компании Analog Devices // Приднестровский портал радиолюбителей [электронный ресурс]. – Режим доступа: <http://radio-hobby.org/modules/news/article.php?storyid=669>
5. П. Хоровиц, У. Хилл - Искусство Схемотехники // Перевод с английского под редакцией М.В. ГАЛЬПЕРИНА
6. У. Титце, К. Шенк. Полупроводниковая Схемотехника, Москва «Мир», 1982 г.
7. В.Козак. Прецизионные аналого-цифровые преобразователи.// Электроника: Наука, Технология, Бизнес. 2006, N.4, с.35-37.